

یک SAR ADC خط لوله ای تک تقویت کننده عملیاتی ۴ مرحله ای ۱۲ بیت

110MS/s با تکنیک مبتنی بر نسبت GEC

چکیده

این مقاله یک راه‌اندازی خط لوله‌ای ۴ مرحله‌ای ۱۲ بیت 110 MS/s یکپارچه SAR ADC را از طریق یک تک تقویت کننده عملیاتی با بهره پایین ارائه می‌دهد. یک تکنیک مبتنی بر نسبت کالیبراسیون خطای بهره^۱ بر اساس به اشتراک گذاری تک تقویت کننده عملیاتی به منظور کاهش پیچیدگی مدار دیجیتال کالیبراسیون پیشنهاد شده است. تنها یک سیگنال عدد شبه تصادفی^۲ برای انجام تزریق لرزش^۳ به کار گرفته شده است، اما خطاهای متعدد بهره را کالیبره می‌کند، و در نتیجه تسریع سرعت همگرایی، رهایی از کاهش سیگنال ورودی و به حداقل رساندن اصلاح آنالوگ با توجه به کالیبراسیون پس‌زمینه‌ای را انجام می‌دهد. اثربخشی معماری در تراشه‌های ۶۵ نانومتری CMOS که مساحت هسته آنالوگ آن‌ها تنها 0.12 mm^2 است، تأیید شده است.

ADC به‌طور متوسط ۶۳ دسی‌بل SNDR و ۷۵/۲ دسی‌بل SFDR را در 110 MS/s با مصرف توان آنالوگ ۱۱/۵ میلی‌وات از یک منبع ۱/۲ ولت به دست می‌آورد. تنها ۴۰ هزار نقطه برای رسیدن به SNDR مطلوب با روش کالیبراسیون ارائه شده مورد نیاز است.

کلمات کلیدی: SAR ADC، خط لوله‌ای، کالیبراسیون دیجیتال، به اشتراک گذاری تقویت کننده عملیاتی

¹ GEC

² PN

³ dither

1. مقدمه

در حال حاضر با مصرف توان کمتر به صورت ذاتی، SAR ADC خط لوله‌ای [۱] [۲] به یک توپولوژی جایگزین محبوب برای خط لوله مرسوم ADC تبدیل شده است. اتلاف توان کمتر، از MDAC ساده‌شده به دست می‌آید و تعداد مقایسه‌گرها را به دلیل جایگزینی فلاش با SAR در هر یک از زیر مرحله‌های ADC به حداقل رسانده است. یک تک تقویت‌کننده عملیاتی با دو گام خط لوله‌ای غالباً در طرح‌های قبلی [۱] [۲] برای خط لوله SAR ADC به کار گرفته شده است، اما برای رسیدن به سرعت بالا و وضوح بالا (< ۱۰ بیت) با توجه به نوسان کوچک سیگنال باقی‌مانده‌اش بیش‌ازحد مرزی است. از سوی دیگر، خط لوله چندمرحله‌ای، دارای مزایای به دست آوردن فضای بیشتر از طریق معاوضه بهتر در تخصیص وضوح هر یک از زیر مراحل که برای وضوح بالاتر بسیار مهم است، چندین تقویت‌کننده عملیاتی برای MDAC و مقدار نوسان باقی‌مانده است. با این وجود، چندین تقویت‌کننده عملیاتی در ساختار خط لوله چندمرحله‌ای مرسوم اجتناب‌ناپذیر است، مگر اینکه روش به اشتراک‌گذاری زمان [۳] استفاده شود، که قابل‌استفاده برای خط لوله SAR ADC است.

همان‌طور که تکنولوژی سیلیکون به سمت مقیاس عمیق‌تر از زیر میکرون در حال حرکت است، طراحی تقویت‌کننده عملیاتی برای رسیدن به بهره بالای حلقه باز توسط بهره پایین ذاتی ترانزیستور و منبع ولتاژ سخت‌تر می‌شود. بنابراین، استفاده از یک تقویت‌کننده عملیاتی بهره کم با کالیبراسیون دیجیتال می‌تواند مزایای آن را از روند ریزمقیاس‌نمایی حفظ کند. چند تکنیک کالیبراسیون پس‌زمینه‌ای [۴] [۵] برای ADC خط لوله‌ای چندمرحله‌ای برای جبران بهره پایین تقویت‌کننده عملیاتی در حوزه دیجیتال ارائه شده است.

روش مبتنی بر برابرسازی [۴] یک ماکت مجازی ADC را در حوزه دیجیتال با استفاده از درون‌یابی غیرخطی برای کالیبره کردن ADC واقعی به کار می‌گیرد، اما آن در باند سیگنال ورودی محدود و سخت‌افزار بزرگ برای ماکت ADC نتیجه می‌شود. روش مبتنی بر لرزش^۱ [۵]، یک دنباله پالس عدد شبه تصادفی را برای استخراج خطاها از

¹ Dithering-based technique

MDAC بدون محدودیت پهنای باند سیگنال ورودی تزریق می‌کند. با این حال، این روش از کاهش دامنه سیگنال و زمان طولانی همگرایی رنج می‌برد.

این مقاله یک SAR ADC خط لوله‌ای ۴ مرحله‌ای ۱۲ بیت 110 MS/s را در فرآیند ۱۲ نانومتری CMOS ارائه می‌دهد. روش مبتنی بر زمان‌بندی برای به اشتراک گذاشتن یک تک تقویت‌کننده عملیاتی برای باقی‌مانده تقویت بین مراحل خط لوله SAR ارائه شده است، که در آن سه مرحله غیر همپوشان برای به حداکثر رساندن افزایش زمان تقویت‌کننده عملیاتی و بیت‌های قابل استفاده در هر دوره از نمونه‌برداری اختصاص داده شده است. علاوه بر این، تکنیک مبتنی بر نسبت کالیبراسیون خطای بهره بر اساس به اشتراک‌گذاری تقویت‌کننده عملیاتی برای به‌کارگیری تنها یک سیگنال عدد شبه تصادفی برای برآورد خطاهای متعدد بهره توسط یک خطای مطلق بهره MDAC ثانویه و نسبت مقایسه‌ای بین دیگر MDACها ارائه شده است، که سرعت همگرایی را تسریع می‌کند، اصلاح آنالوگ و سربار دیجیتال را به حداقل می‌رساند، و از کاهش سیگنال ورودی با توجه به کالیبراسیون پس‌زمینه‌ای خلاص می‌شود.

2. روش‌ها و معماری پیشنهادی ADC

بلوک دیاگرام SAR ADC خط لوله‌ای پیشنهادی با کالیبراسیون پس‌زمینه‌ای دیجیتال در شکل ۱ نشان داده شده است. این بلوک دیاگرام از سه مرحله SAR خط لوله‌ای ۴ بیتی و یک مرحله SAR پایانی ۵ بیتی تشکیل شده است. علاوه بر این، با هدف مصرف توان کمتر، هر زیر مرحله SAR از روش سوئیچینگ VCM و روش عاری از میانگیر مرجع برای حذف نردبان مرجع از تمام مراحل [۲] استفاده می‌کند. بهره‌های حلقه بسته از سه MDAC اول عیناً به‌عنوان ۴ برای یک معاوضه بهتر بین سرعت تقویت‌کننده عملیاتی و DNL توسط تخریب واحد کوچک‌تر خازن در MDAC اختصاص داده شده‌اند.




Fig. 1. System architecture

فقط یک تقویت‌کننده عملیاتی توسط همه ۴ مرحله از طریق روش مبتنی بر زمان‌بندی برای تقویت در شکل ۲ ارائه شده است. همان‌طور که در شکل ۲ نشان داده شده است، با توجه به غیر هم‌پوشانی بودن مرحله تقویت بین هر مرحله و مرحله عدم تقویت برای آخرین مرحله، یک تک تقویت‌کننده عملیاتی دائماً از طریق ۴ مرحله به اشتراک گذاشته شده است و آخرین مرحله، زمان تبدیل SAR طولانی‌تری را نشان می‌دهد. علاوه بر این، سه قسمت از سه مرحله اول، همان مقدار از زمان را برای معاوضه بهتر بین سرعت سیستم و خطی سازی تقویت‌کننده عملیاتی مورد نیاز اشغال می‌کنند. بنابراین، الگوی توزیع بیت از نمودار زمان‌بندی تعیین می‌شود، که تعداد مشابه بیت‌ها در سه مرحله اول و بیت‌های بیشتر در آخرین مرحله وجود دارد.




Fig. 2. Timing diagram specified for timing-derived technique

به منظور کاهش نیاز بهره از تک تقویت کننده عملیاتی و افزایش سرعت سیستم، تقویت کننده عملیاتی با بهره کم استفاده شده است و روش مبتنی بر نسبت کالیبراسیون خطای بهره بر اساس به اشتراک گذاری تقویت کننده عملیاتی برای کالیبره کردن سریع خطاهای بهره در هر مرحله تقویت ارائه شده است، که به عنوان معادلات زیر نشان داده شده است:

$$D_{total} = D_{out,4} \times \left(1 + \frac{R_3 \times \varepsilon_2}{1 - R_3 \times \varepsilon_2}\right) \times \left(1 + \frac{\varepsilon_2}{1 - \varepsilon_2}\right) \times \left(1 + \frac{R_1 \times \varepsilon_2}{1 - R_1 \times \varepsilon_2}\right) + D_{out,3} \times \left(1 + \frac{\varepsilon_2}{1 - \varepsilon_2}\right) \times \left(1 + \frac{R_1 \times \varepsilon_2}{1 - R_1 \times \varepsilon_2}\right) + D_{out,2} \times \left(1 + \frac{R_1 \times \varepsilon_2}{1 - R_1 \times \varepsilon_2}\right) + D_{out,1} \quad (1)$$

$$R_i = \frac{1 - A_{CL,i} / A_{ideal,CL,i}}{1 - A_{CL,2} / A_{ideal,CL,2}} = \frac{\varepsilon_i}{\varepsilon_2} \quad (2)$$

$$\frac{\varepsilon_2}{1 - \varepsilon_2} \approx \varepsilon_2 + (\varepsilon_2)^2 + (\varepsilon_2)^3 \quad (3)$$

که در آن $A_{CL,i}$ ، $A_{ideal,CL,i}$ و ε_i به ترتیب بهره حقیقی حلقه بسته، بهره ایده آل حلقه بسته و خطای تخمین زده شده بهره آمین MDAC است، هنگامی که R_i نسبت بین خطای بهره حلقه بسته آمین و دومین MDAC است. به جای تخمین سه خطای بهره MDACها در روش کالیبراسیون خطای بهره مرسوم [۹]، تنها باید ε_2 از طریق منطق کالیبراسیون خطای بهره تخمین زده شود. خطاهای بهره ε_1 و ε_2 توسط حاصل ضرب خطای بهره مطلق ε_2 و نسبت های R_1 ، R_3 تخمین زده می شوند، که از شبیه سازی post-layout حاصل می شود. با توجه به اشتراک گذاری تقویت کننده عملیاتی، نسبت R_i به تغییرات غیریکنواخت هر دو بهره حلقه باز و خازن پارازیتی ورودی تقویت کننده عملیاتی حساس نیست. علاوه بر این، اثر عدم تطابق خازن های MDAC در R_i است تا زمانی که از نقشه اشکوب مانند طرح مرکزبایی مشترک استفاده شده است، به شدت کاهش می یابد.

از آنجاکه یک خطا بهره مطلق از طریق منطق کالیبراسیون خطای بهره تخمین زده می شود، تنها یک سیگنال عدد شبه تصادفی به تنها یک مرحله تزریق می شود، که نفوذ کمتری در مدارات آنالوگ اعمال می کند، و همچنین سبب کاهش توان سربرار و زمان همگرایی کالیبراسیون دیجیتال می شود. مرحله میانی برای تزریق به عنوان ملزومات خطی

سازی تقویت‌کننده عملیاتی و رهایی از کاهش سیگنال ورودی و جلوگیری از تخریب تخمین خطا توسط نویز مراحل پایانی انتخاب شده است.

در این طرح، سیگنال لرزش ۱ بیتی از طریق روش DPCSN [۶] در حوزه دیجیتال به مرحله دوم تزریق می‌شوند، که اختلال را از تزریق لرزش به بهره‌برداری آنالوگ سیستم لغو می‌کند. از آنجاکه کاهش SNDR کوچک باقی‌مانده القایی نمی‌تواند به صورت دیجیتالی کالیبره شود، حداقل ۳۰ دسی‌بل بهره حلقه باز برای رسیدن به ENOB ۱۱/۸ در تجزیه و تحلیل نرم‌افزار متلب بر اساس الگوریتم کالیبراسیون خطای بهره [۵] مورد نیاز است. $\epsilon_2/(1-\epsilon_2)$ در معادله ۳ به سری تیلور مرتبه سوم گسترش یافته است تا این ENOB ۱۱/۸ را حفظ کنند. با توجه به بهره کم به اشتراک‌گذاری تقویت‌کننده عملیاتی، بار وابسته سیگنال در خازن پارازیتی بزرگ ورودی تقویت‌کننده عملیاتی انباشته شده است. بنابراین، یک مرحله تنظیم مجدد برای اشغال یک اسلات کوتاه فاز تقویت اعمال شده است، هنگامی که ورودی تقویت‌کننده عملیاتی برای VCM برای لغو این اثر حافظه، کوتاه است.

با اجرای دو روش ارائه شده، توزیع بیت استفاده شده در این طراحی در شکل ۳ نشان داده شده است. همان‌طور که زمان تعیین میزان SAR ADC توسط فن‌آوری برگزیده تعیین شد، حداکثر سرعت کل سیستم توسط تعدادی کمی از هر زیر مرحله تعیین شده است. بنابراین، تعداد بیت کمتر از هر زیر مرحله SAR به منظور افزایش سرعت کلی ترجیح داده شده است. برای وضوح مؤثر ۱۲ بیتی با هم‌پوشانی بین طبقه‌ای، حداقل تعداد بیت از ۴ برای سه مرحله اول در معماری پیشنهادی انتخاب شده است، که تقویت ولتاژ مرجع را توسط ۲ در اولین مرحله ارائه می‌دهد. برای تصحیح خطا، حداقل یک بیت هم‌پوشانی بین دو مرحله مورد نیاز است. از آنجاکه سیگنال‌های لرزش همان‌طور که قبلاً ذکر شد به مرحله ۲ تزریق شده است، باید ۲ بیت هم‌پوشانی هم بین مراحل دوم و سوم وجود داشته باشد، که سبب تقویت ۴ برابری ولتاژ مرجع برای مراحل دوم و سوم می‌شود. از آنجاکه بیش از ۴ بیت در آخرین مرحله، سرعت سیستم را به دلیل عدم تقویت فزایش تخریب نمی‌کند، دو بیت هم‌پوشانی بین مراحل سوم و چهارم استفاده شده است. بنابراین، ۵ بیت در آخرین مرحله استفاده شده است و ولتاژ مرجع آخرین مرحله ۴ برابر تقویت شده است.




Fig. 3. Bit distribution

3. پیاده‌سازی مدارها

3.1 آرایه‌های MDAC

آرایه‌های خازن‌های مورد استفاده در هر MDAC از این طرح با معماری flip-around به کار گرفته شده‌اند [۲]. هر آرایه DAC خازنی شامل دو مجموعه از خازن‌ها است: زیرمجموعه DAC برای تبدیل SAR سوئیچینگ VCM استفاده می‌شود در حالی که زیرمجموعه DACA برای تقویت ولتاژ مرجع است و بخشی از آن نیز به عنوان خازن فیدبک کار می‌کند [۲]. با توجه به توزیع بیت و بهره‌های حلقه بسته MDACها، ولتاژ مرجع مرحله ۱ به اندازه ۲ برابر و سه مرحله آخر به اندازه ۴ برابر تقویت می‌شود، که در کل خازن‌های زیرمجموعه DACA به ترتیب 16C، 48C، 48C و 48C تقویت شده‌اند. علاوه بر این، بخشی از زیرمجموعه DACA به خروجی تقویت‌کننده عملیاتی خورده تا بهره حلقه بسته ۴ را تشخیص بدهد. در طول کوانتیزاسیون SAR، روش میانگیر مرجع برای سوئیچینگ DAC استفاده شده است، که از نردبان مرجع خلاص می‌شود.

از تجزیه و تحلیل نویز KT/C ، خازن‌های نمونه برداری ورودی 1.6 PF از هر طرف برای SNR ۱۱٫۷ بیتی تحت نویز کوانتیزاسیون ۱۲ بیتی انتخاب شده است، که در آن مقدار واحد خازن برای تطبیق انطباق مورد نیاز 50 fF است. به منظور ساده‌سازی طراحی آرایه‌های خازنی، تولید بیشتر برای عدم تطابق خازن و القاء کمتر نویز KT/C از

نمونه برداری مراحل پایانی، کل خازن‌ها از سه مرحله پایانی به گونه‌ای طراحی شده‌اند که یکسان باشند، که واحد خازن 10 fF در MDAC‌های خود را ارائه کنند.

3.2 تقویت‌کننده عملیاتی با بهره کم آینه جریان سرعت بالا

همان‌طور که در بخش قبلی توضیح داده شد، بهره حلقه باز تقویت‌کننده عملیاتی باید حداقل 30 دسی‌بل شود، و در نتیجه 33 دسی‌بل بهره حلقه باز تقویت‌کننده عملیاتی برای نیاز در اینجا طراحی شده است. برای ارائه فضای بیشتر برای خطی سازی بیشتر، یک تقویت‌کننده عملیاتی با خروجی خط به خط^۱ ترجیح داده شده است. با هدف دستیابی به سرعت بالاتر، GBW بالاتر نیز مورد نیاز است. بنابراین، همان‌طور که در شکل ۴ نشان داده شده است، به منظور تحقق بخشیدن به بهره نسبتاً بالاتر، سرعت نشست سریع‌تر و خروجی خط به خط، یک تقویت‌کننده عملیاتی جریان آینه در این طراحی به کار گرفته شده است.




Fig. 4. Low-Gain Op-Amp Structure

بهره حلقه باز توسط نسبت ابعاد $M5/M6$ و $M3/M4$ افزایش یافته است. به منظور افزایش GBW تقویت‌کننده عملیاتی، نسبت بین $M5/M6$ و $M7/M8$ به نحوی طراحی شده‌اند تا بزرگ‌تر از یک باشند. از آنجاکه قطب غیر غالب در گیت $M5/M6$ به دلیل افزایش بهره به قطب غالب نزدیک‌تر است، حاشیه فاز می‌تواند نزدیک 73 درجه

¹ Rail to rail

بهینه، برای رسیدن به نشست سریع تر و همچنین تحمل تغییرات زاویه‌ای تحت فشار قرار بگیرد. با بارگذاری خازنی $1/5\text{pF}$ ، یک تقویت‌کننده عملیاتی با بهره حلقه باز 33 دسی‌بل، $\text{GBW } 2.5\text{GHz}$ و حاشیه فاز 78 درجه در پهنای باند مورد مطالعه، در تجزیه و تحلیل AC post-layout به دست آمده است.

3.3 تخمین نسبت بهره

از آنجاکه GBW تقویت‌کننده عملیاتی برای برآوردن نیاز سرعت مرحله اول طراحی شده است، بهره حلقه بسته از هر MDAC به صورت معادله زیر است:

$$A_{CL} = \frac{\left(\frac{C_1 + C_2}{C_1 + C_2 + C_p} \right)}{\frac{1}{A_{OL}} + \left(\frac{C_2}{C_1 + C_2 + C_p} \right)} \quad (4)$$

که در آن C_1 و C_2 به ترتیب خازن فیدبک و غیر flip-over از MDAC هستند و همان طور که در شکل ۵ نشان داده شده است، C_p خازن پارازیتی کل در ورودی تقویت‌کننده عملیاتی است و A_{OL} بهره حلقه باز تقویت‌کننده عملیاتی است. از معادلات (۱)، (۲)، (۳) و (۴)، R_1 و R_3 به دست آمده است. از آنجاکه A_{CL} از MDAC دوم و سوم یکسان است، R_3 برابر ۱ است. با نگاه جامع در این طرح، C_p از دو MDAC اول و بهره حلقه باز از تقویت‌کننده عملیاتی به ترتیب 439fF ، 413fF و 33 دسی‌بل است، که نسبت R_1 را 0.818 ارائه می‌کند. از معادله (۴)، اگر A_{OL} از 33 دسی‌بل به 30 دسی‌بل تغییر کند، R_1 تنها 1% تغییر می‌کند؛ اگر مجموع C_1 و C_2 و C_p 20% تغییر کند، R_1 تنها 2% تغییر خواهد کرد. بنابراین، تغییرات خازن و بهره حلقه باز، نسبت R_1 را در کل بیش از 5% تحت تأثیر قرار نمی‌دهد. علاوه بر این، در شبیه‌سازی post-layout ، نسبت R_1 تنها از 0.8155 گوشه FF به 0.8205 گوشه SS تغییر می‌کند.




Fig. 5. Gain error ratios between each MDAC

4. نتایج اندازه‌گیری

مدار آنالوگ ADC نمونه در یک فرآیند CMOS ۶۵-نانومتری اجرا و عکس قالب در شکل ۶ نشان داده شده است. این تراشه یک مساحت فعال 0.12 mm^2 را اشغال می‌کند و $11/5$ میلی وات را در 110 MS/s از منبع تغذیه $1/2$ ولتی در نظر می‌گیرد. بدون کاهش سیگنال ورودی، محدوده ورودی تفاضلی آن در مقیاس کامل $1/2 \text{ VPP}$ است. توان تخمین زده شده کالیبراسیون دیجیتال خارج از تراشه تحت منبع تغذیه 1 ولت و فرکانس 110 مگاهرتز، با مساحت تخمین زده شده 20.1 mm^2 ، برابر $1/8$ میلی وات است، و توان کل $13/3$ میلی وات است.

برای همگرایی خطای بهره به عملکرد حالت ماندگار 40 هزار نمونه طول می‌کشد، به‌عنوان مثال $0/37$ میلی ثانیه در 110 مگاهرتز نرخ نمونه‌برداری، و سرعت همگرایی در مقایسه با الگوریتم‌های مبتنی بر همبستگی نسبتاً سریع‌تر است [۵]. همان‌طور که در شکل ۷ نشان داده شده است، با تغییر نسبت R_1 از $0/785$ به $0/88$ ، هنوز هم بیش از $61/5$ دسی بل SNDR می‌تواند به دست بیاید. DNL و INL اندازه‌گیری شده با و بدون کالیبراسیون در شکل ۸ نشان داده شده است. ADC کالیبره نشده، بسیاری از کدهای گم‌شده و نقطه اوج INL را $16/4 \text{ LSB}$ نشان می‌دهد. با کالیبراسیون، نقطه اوج DNL و INL به ترتیب مقدار 0.421 LSB و 1.63 LSB است.




Fig. 6. Chip Photograph




Fig. 7. Measured SNDR vs. R₁ @ 110MS/s




Fig. 8. Measured DNL and INL before and after calibration




Fig. 9. SNDR vs. input frequency before and after calibration @ 110MS/s




Fig. 10. SNDR vs. sampling frequency before and after calibration @ $f_{in}=1.2\text{MHz}$




Fig. 11. Measured SNDR among 20 chips @ $f_{in}=1.2\text{MHz}$

TABLE I
PERFORMANCE SUMMERY AND COMPARISONS

	JSSC '09 [7]	VLSI '10 [8]	ESSCIRC '10 [9]	CICC '11 [4]	This Work
CMOS Process (nm)	90	90	65	65	65
Supply Voltage (V)	1.2	1.2	1.2	1.2	1.2
Input Range (V_{pp})	1.2	2	1.8	1.5	1.2
Area (mm^2)	1.36	0.32	0.36 + N/A	0.78 + 0.21(Est.)	0.12 + 0.1(Est.)
Speed (MS/s)	200	100	30	150	110
SNDR@DC (dB)	64	65	65.2	67.5	63
SNDR@Nyquist (dB)	61.6	63	64.5	55	61
Power (mw)	348	6.2	2.63 + 0.32 (Est.)	36 + 12 (Est.)	11.5 + 1.8 (Est.)
FOM@DC(fJ/conv)	1340	42	65	194	103
FOM@Nyquist (fJ/conv)	1770	53	72	696	131

بعد از کالیبراسیون دیجیتال، SNDR از 42.8dB به 63dB بهبود می یابد. شکل 9 SNDR اندازه گیری شده در مقابل فرکانس ورودی در یک نرخ نمونه برداری 110MHz بدون و با کالیبراسیون دیجیتال را نشان میدهد، که SNDR از 63dB@1.2MHz و 61dB@1.2MHz نایکویست نشان میدهد. شکل 10 نشان دهنده SNDR اندازه گیری شده در مقابل فرکانس نمونه برداری شده 1.2MHz بدون و با کالیبراسیون دیجیتال است. SNDR اندازه گیری شده در ورودی 1.2MHz در میان 20 chip در شکل 11 نشان داده شده است و SNDR میانگین 63dB است. جدول I این کار را با کارهای ADC 12 بیتی گزارش شده اخیر مقایسه میکند.

5. نتیجه گیری

این مقاله یک SAR ADC پاپ لاین عملیاتی ۴ مرحله‌ای ۱۲ بیت 110 MS/s توان پایین در 65nm CMOS ارائه میکند. ویژگی‌های ساختار جدید یک تکنیک مبتنی بر زمانبندی (SAR(timing-derived)) پاپ لاین برای اشتراک گذاری آپ امپ است. تکنیک مبتنی بر نسبت GEC بر اساس اشتراک گذاری آپ امپ به منظور سرعت بخشیدن به سرعت همگرایی و ساده کردن پیچیدگی کالیبراسیون دیجیتال معمول ارائه شده است.

REFERENCES

- [1] M. Furuta, M. Nozawa, and T. Itakura, "A 0.06mm² 8.9b ENOB 40MS/s Pipelined SAR ADC in 65nm CMOS," ISSCC Dig. Tech. Papers, pp. 382-383, Feb. 2010.
- [2] Y. Zhu, C. H. Chan, S. W. Sin, S. P. U, R. P. Martins, and F. Maloberti, "A 35 fJ 10b 160 MS/s pipelined-SAR ADC with decoupled flip-around MDAC and self-embedded offset cancellation," in proc. of IEEE Asian Solid-State Circuits Conference (ASSCC), pp. 61-64. Nov. 2011.
- [3] Y. C. Huang, and T. C. Lee, "A 10b 100MS/s 4.5mW Pipelined ADC with a Time Sharing Technique," ISSCC Dig. Tech. Papers, pp. 300-301, Feb. 2010.
- [4] B. Peng, G. Huang, H. Li, P. Wan, and P. Lin, "A 48-mW, 12-bit, 150- MS/s pipelined ADC with digital calibration in 65nm CMOS", in proc of 2011 IEEE Custom Integrated Circuits Conference (CICC), pp. 1-4, Sep. 2011.
- [5] E. J. Siragusa, and I. Galton, "A digitally enhanced 1.8V 15b 40MS/s CMOS pipelined ADC," ISSCC Dig. Tech. Papers, pp. 452-453, Feb. 2004.
- [6] R. Wang, U F. Chio, C. H. Chan, L. Ding, S. W. Sin, S. P. U, Z. H. Wang, and R. P. Martins, "A Time-Efficient Dither-Injection Scheme for Pipelined SAR ADC," in Proc. of IEEE Asia Pacific Conference on Postgraduate Research in Microelectronics & Electronics (PrimeAsia), pp. 9-12, Oct. 2011.
- [7] B. D. Sahoo, and B. Razavi, "A 12-bit, 200-MHz CMOS ADC," in IEEE Journal of Solid-State Circuits, vol. 44, no. 9, pp. 2366-2380, Sep., 2009.
- [8] J. Chu, L. Brooks, and H.-S. Lee, "A zero-crossing based 12b 100MS/s pipelined ADC with decision boundary gap estimation calibration," in Proc. of Symposium on VLSI Circuits Digest of Technical Papers, pp. 239-240, Jun. 2010.
- [9] J.K.-R. Kim, and B. Murmann, "A 12-bit, 30-MS/s, 2.95-mW pipelined ADC using single-stage class-AB amplifiers and deterministic background calibration," in Proc. of European Solid-State Circuits Conference (ESSCIRC), pp.378 -381, Sep. 2010.