ساختار DAC تقسیم بندی شده 6 بیتی با مبنای زمان نمونه برداری تا –GHz56 و نوسان تفاضلی Vpp-6
ترجمه شده

ساختار DAC تقسیم بندی شده 6 بیتی با مبنای زمان نمونه برداری تا –GHz56 و نوسان تفاضلی Vpp-6

عنوان فارسی مقاله: ساختار DAC تقسیم بندی شده 6 بیتی با مبنای زمان (کلاک) نمونه برداری تا –GHz56 و نوسان تفاضلی Vpp-6
عنوان انگلیسی مقاله: A 6-bit Segmented DAC Architecture With up to 56-GHz Sampling Clock and 6-V Differential Swing
مجله/کنفرانس: یافته ها در حوزه نظریه و تکنیک های مایکروویو - Transactions on Microwave Theory and Techniques
رشته های تحصیلی مرتبط: مهندسی برق و فناوری اطلاعات و ارتباطات
گرایش های تحصیلی مرتبط: برق مخابرات، شبکه های مخابراتی، مهندسی الکترونیک، سیستم های دیجیتال الکترونیک، کاربردهای ICT
کلمات کلیدی فارسی: هدایت جریان، مبدل دیجیتال به آنالوگ (DAC)، تقویت‌کننده‌های توزیعی (DAها)، DAC توان، DAC تقسیم شده، SiGe BiCMOS
کلمات کلیدی انگلیسی: Current steering - digital-to-analog converter (DAC) - distributed amplifiers (DAs) - power DAC - segmented DAC - SiGe BiCMOS
نمایه: scopus - master journals - JCR
شناسه دیجیتال (DOI): https://doi.org/10.1109/TMTT.2016.2525825
دانشگاه: گروه مهندسی برق و کامپیوتر، دانشگاه تورنتو، کانادا
ناشر: آی تریپل ای - IEEE
نوع ارائه مقاله: ژورنال
نوع مقاله: ISI
سال انتشار مقاله: 2016
ایمپکت فاکتور: 4.178 در سال 2019
شاخص H_index: 182 در سال 2020
شاخص SJR: 1.586 در سال 2019
شناسه ISSN: 0018-9480
شاخص Quartile (چارک): Q1 در سال 2019
صفحات مقاله انگلیسی: 11
صفحات ترجمه فارسی: 28 (1 صفحه رفرنس انگلیسی)
فرمت مقاله انگلیسی: pdf و ورد تایپ شده با قابلیت ویرایش
فرمت ترجمه فارسی: pdf و ورد تایپ شده با قابلیت ویرایش
مشخصات ترجمه: تایپ شده با فونت B Nazanin 14
ترجمه شده از: انگلیسی به فارسی
وضعیت ترجمه: ترجمه شده و آماده دانلود
آیا این مقاله بیس است: خیر
آیا این مقاله مدل مفهومی دارد: ندارد
آیا این مقاله پرسشنامه دارد: ندارد
آیا این مقاله متغیر دارد: ندارد
آیا منابع داخل متن درج یا ترجمه شده است: بله
آیا توضیحات زیر تصاویر و جداول ترجمه شده است: بله
آیا متون داخل تصاویر و جداول ترجمه شده است: خیر
کد محصول: 11325
رفرنس: دارای رفرنس در داخل متن و انتهای مقاله
رفرنس در ترجمه: در داخل متن و انتهای مقاله درج شده است
ترجمه فارسی فهرست مطالب

چکیده


1. مقدمه


2. ساختار DAC پیشنهادی


3. طراحی خط انتقال برای DAC توزیعی


4. پیاده‌سازی در سطح ترانزیستور


الف. سکوهای (استیج) خروجی BPSK


ب. تقویت‌کننده کلاک


ج. مسیر داده‌ای


د. تقویت‌کننده ورودی توده‌ای


5. فناوری و روش ساخت مورد استفاده


6. نتایج تجربی


7. نتیجه‌گیری

فهرست انگلیسی مطالب

Abstract


I. INTRODUCTION


II. PROPOSED DAC ARCHITECTURE


III. TRANSMISSION-LINE DESIGN FOR THE DISTRIBUTED DAC


IV. TRANSISTOR-LEVEL IMPLEMENTATION


A. BPSK Output Stages


B. Clock Amplifier


C. Data Path


D. Lumped Input Amplifier


V. TECHNOLOGY AND FABRICATION


VI. EXPERIMENTAL RESULTS


VII. CONCLUSIONS

نمونه ترجمه فارسی مقاله

چکیده


در این مقاله به ارائه ساختار یک مبدل دیجیتال به آنالوگ (DAC) توان توزیعی با تقسیم‌بندی چندلایه‌ای پرداخته شده است. به دلیل نوسان بزرگ ولتاژ خروجی این ساختار می‌توان از آن به عنوان یک مبدل موجی دلخواه با نوسان بالا که در دسته‌ای از کاربردها همانند خطوط سیم، فیبر نوری و کاربردهای دستگاهی مناسب می باشند، استفاده نمود. اثبات مفهوم اجرای 6 بیتی 56-GS/s با تقسیم‌بندی باارزش‌ترین بیت‌ها (MSBها) و کم‌ارزش‌ترین بیت‌ها (LSBها) و مبنای زمان ظرفیت (نرخ) کامل در فناوری تولید SiGe BiCMOS 130 نانومتری صورت گرفته است. این مدار دارای 14 بیت داده مستقل است- 7 عدد از آنها برای سه MSB و هفت عدد از آنها برای سه LSB- که هر یک از آنها حداقل با Gb/s 44 کار می‌کنند. توان خروجی اشباع اندازه‌گیری شده و پهنای باند به ترتیب برابر dBm 17 و GHz 45 می‌باشند. نوسان خروجی Vpp 4/3 در هر طرف در بارهای Ω 50 مشاهده شده است. اندازه‌گیری‌های طیفی، مدولاسیون چندبیتی در بسامدهای حامل به بزرگی GHz 56 را نشان می‌دهند. تا جایی که می‌دانیم این مدولاسیون، بالاترین پهنای باند خروجی مربوط به بالاترین نوسان ولتاژ هدایت جریان DAC را نشان می‌دهد.


1. مقدمه


انتظار می‌رود که ترافیک جهانی IP با رشد سالانه %20 تا سال 2017 به حد زتابایت برسد [1]. برای ارضای تقاضای بازار و بهینه‌سازی لستفاده از پهنای باند کانال در دسترس، دستگاه‌های فرستنده و گیرنده آتی باید امکان تنظیم نرخ داده‌ها و فرمت مدولاسیون شامل مدولاسیون مالتی‌پلکسینگ تقسیم فرکانس متعامد (OFDM) چندحاملی را میسر سازد. این دستگاه‌های فرستنده و گیرنده نوری مبتنی بر نرم‌افزار اخیراً [2- 4] برای بهینه‌سازی ظرفیت شبکه از طریق انطباق دینامیک جهت پرداختن به اختلالات کانال و شرایط نامطلوب فرستنده و گیرنده ارائه شده‌اند.


7. نتیجه‌گیری


در این مقاله، ساختار DACران توزیعی جدیدی با نوسان بزرگ معرفی شده است که برای نسل بعدی سیستم‌های فیبر نوری نرم‌افزاری با مدولاسیون دامنه تربیعی مرتبه بالا (QAM) و فرمت OFDM مناسب می‌باشد. در اثبات مفهوم اجرای 6 بیتی در یک فرایند تجاری SiGe BiCMOS 130 نانومتری، توان خروجی dBm 5/17 (بالاتر از نوسان ولتاژ دیفرانسیلی Vpp 6 در Ω 50) از dc تا GHz 40 و بالاتر از توان خروجی dBm 13 در GHz 50 نشان داده شده است. فعالیت در GBd 44 (که به وسیله تجهیزات آزمایش محدود شده است) و مدولاسیون حامل GHz 56 روی شش سطح دامنه نشان می‌دهد که DAC برای سیستم‌های GBd 56 با مدولاسیون QAM 64 مناسب می باشد. نتایج مقایسه DAC نوسان بالای پیشنهادی با DAC که اخیراً در تحقیق دیگری منتشر شده است به صورت خلاصه در جدول 1 ارائه شده است.

نمونه متن انگلیسی مقاله

Abstract 


A distributed power digital-to-analog converter (DAC) architecture with multi-level segmentation is proposed. Due to its large output voltage swing, it can be used as a large swing arbitrary waveform generator suitable for a variety of wireline, fiber optic, and instrumentation applications. A proof-of-concept 56-GS/s 6-bit implementation with most significant bits (MSBs) and least significant bits (LSBs) segmentation and full-rate clock was manufactured in a production 130-nm SiGe BiCMOS technology. The circuit features 14 independent data bits-seven for the three MSBs and seven for the three LSBs-each running at up to at least 44 Gb/s. The measured saturated output power and bandwidth are 17 dBm and 45 GHz, respectively. An output swing of 3.4 Vpp per side is observed in 50- Ω loads. Spectral measurements demonstrate multi-bit modulation at carrier frequencies as high as 56 GHz. To the best of our knowledge, this marks the highest output-bandwidth highest voltage-swing current-steering DAC in silicon.


I. INTRODUCTION


IT IS expected that global IP traffic will reach zettabytes levels by 2017, with an annual growth rate of over 20% [1]. To satisfy the market demands and make optimal use of the available channel bandwidth, future optical transceivers must allow for adjustable data rates and modulation formats, including multi-carrier orthogonal frequency division multiplexing (OFDM). Such software-defined optical transceivers have recently been proposed [2]–[4] in order to optimize network capacity by dynamically adapting to account for channel impairments and transmitter and receiver nonidealities.


VII. CONCLUSIONS


A novel large-swing distributed DAC-driver architecture was introduced suitable for next-generation software-defined fiber- optic systems with high-order quadrature amplitude modulation (QAM) and OFDM format. A proof-of-concept 6-bit implementation in a commercial 130-nm SiGe BiCMOS process has demonstrated 17.5-dBm output power (over 6-V differential voltage swing in 50 ) from dc to 40 GHz and over 13-dBm output power at 50 GHz. Operation at 44 GBd (limited by test equipment) and modulation of a 56-GHz carrier over six amplitude levels suggest that the DAC is suitable for 56-GBd systems with 64-QAM modulation. A comparison of the proposed large-swing DAC with other recently published work is summarized in Table I.

تصویری از فایل ترجمه

          


(جهت بزرگ نمایی روی عکس کلیک نمایید)

محتوای این محصول:
- اصل مقاله انگلیسی با فرمت pdf
- اصل مقاله انگلیسی با فرمت ورد (word) با قابلیت ویرایش
- ترجمه فارسی مقاله با فرمت ورد (word) با قابلیت ویرایش، بدون آرم سایت ای ترجمه
- ترجمه فارسی مقاله با فرمت pdf، بدون آرم سایت ای ترجمه
قیمت محصول: ۲۲,۸۰۰ تومان
خرید محصول
  • اشتراک گذاری در

دیدگاه خود را بنویسید:

تاکنون دیدگاهی برای این نوشته ارسال نشده است

ساختار DAC تقسیم بندی شده 6 بیتی با مبنای زمان نمونه برداری تا –GHz56 و نوسان تفاضلی Vpp-6
مشاهده خریدهای قبلی
نوشته های مرتبط
مقالات جدید
لوگوی رسانه های برخط

logo-samandehi

پیوندها