معماری حافظه پنهان کوانتومی تک شار
چکیده
منطق کوانتوم تک شار ( SFQ ) , یک تکنولوژی امید بخش است که به منظور درک یک ریز پردازنده ی با سرعت بالای 100 گیگاهرتز با توجه به خاصیت فوق سریع و فوق العاده کم قدرت خود به کار گرفته می شود. اگر چه تحقیقات انجام گرفته ی پیشین نمونه ی اولیه ی یک ریز پردازنده ی SFQ را نشان داده اند , اما SFQ مبتنی بر حافظه ی پنهان L1 به درستی بهینه نشده است : تاخیر دسترسی بزرگ و محدوده ی مقیاس پذیری محدود. این مقاله به ارائه ی معماری جدید حافظه ی پنهان FSQ به منظور پشتیبانی از دسترسی های سریع می پردازد. ساختار زیر آزایه ای اعمال شده بر حافظه ی پنهان , مقیاس پذیری بهتری را از نظر ظرفیت ایجاد می کند. نتایج ارزیابی نشان می دهند که حافظه ی پنهان پیشنهادی می تواند به سرعت دسترسی سریع X 1.8 , دست یابد.
I . محاسبات ابررسانایی و مشکلات مربوط به آن
ریز پردازنده های CMOS که دارای محدودیت سرعت ساعت می باشند , به دلیل افزایش قدرت محاسباتی , با " مشکل قدرت دیوار " روبرو می شوند. دستگاه ها و مدارات مربوط به کوانتوم تک شار ( FSQ ) به دلیل دارا بودن خاصیت فوق سریع و فوق العاده کم قدرت خود , متعهد به حل مشکل هستند. مدارات FSQ , از دستگاه های ابررسانا با نام اتصالات جزفسون (JJs) , برای پردازش سیگنال های دیجیتالی استفاده می کنند. در منطق FSQ , اطلاعات به فرم کوانتوم مغناطیسی شار ذخیره شده و به شکل پیکو ثانیه ی پالس ولتاژ FSQ منتقل می شوند. برخلاف طراحی CMOS , CMOS به حالت منطق پالس عمل کرده و دو نوع سیگنال در این رابطه مورد استفاده قرار می گیرد : " پالس همگام سازی " و " پالس داده " , همچنین گیت های منطقی FSQ , سطح سیگنال را با عنوان "0 " یا " 1" به همراه بررسی وجود یک داده بین دو پالس همگام سازی متوالی تشخیص می دهند. شکل 1 ( a ) , مثالی عملی را از یک FSQ و گیت نشان می دهد. در این جا , پالس داده ی A در زمان T2 و پالس داده ی B در زمان T1 در داخل گیت FSQ به عنوان سطح ورودی منطقی " 1" ذخیره می گردد. در صورتی که هیچ پالسی با عنوان پالس داده در زمان T1 نمایان نشود , این پالس با عنوان پالس "0" ذخیره می گردد. این بدین معنی است که هر گیت منطقی از تابع لچی پشتیبانی می کند که یک ویژگی منحصر به فرد از منطق های FSQ در مقایسه با گیت های CMOS مرسوم است. زمان نگهداری و زمان تنظیم شروطی هستند که به منظور اطمینان از عملکرد صحیح بایستی مورد رسیدگی قرار گیرند.
Abstract
Single-flux-quantum (SFQ) logic is promising technology to realize an incredible microprocessor which operates over 100 GHz due to its ultra-fast-speed and ultra-lowpower natures. Although previous work has demonstrated prototype of an SFQ microprocessor, the SFQ based L1 cache memory has not well optimized: a large access latency and strictly limited scalability. This paper proposes a novel SFQ cache architecture to support fast accesses. The sub-arrayed structure applied to the cache produces better scalability in terms of capacity. Evaluation results show that the proposed cache achieves 1.8X fast access speed.
I. SUPERCONDUCTIVE COMPUTING AND ITS PROBLEM
CMOS microprocessors have been faced with a limitation of clock speeds because of increasing computing power, i.e., known as “power-wall problem”. Single-flux-quantum (SFQ) devices and circuits are promising to solve the problem due to its ultra-fast-speed and ultra-low-power natures. SFQ circuits use superconducting devices, namely Josephson junctions (JJs) to process digital signals [1]. In SFQ logic, information is stored in the form of magnetic flux quantum and transferred in the form of picoseconds-duration SFQ voltage pulse. Unlike CMOS designs, it operates in pulse logic fashion, and two types of signals are used: “sync pulse” and “data pulse”, and SFQ logic gates recognize input signal level as ‘0’ or ‘1’ by means of examining the existence of a data pulse between two consecutive sync pules. Fig. 1(a) shows an operation example of an SFQ AND gate. Here, data pulse A at time T2 and data pulse B at time T1 are stored inside of the SFQ gate as logical input level of ‘1’. If no pulse appears as data pulse A at time T1, it is stored as ‘0’. This means that each logic gate supports latch function that is a unique feature of SFQ logics compared to conventional CMOS gates. HoldTime and SetupTime are conditions that have to be satisfied to ensure correct operations.
چکیده
محاسبات ابررسانایی و مشکلات مربوط به آن
بیت موازی معماری حافظه ی پنهان SFQ
تصدیق
Abstract
SUPERCONDUCTIVE COMPUTING AND ITS PROBLEM
BIT-PARALLEL SFQ CACHE ARCHITECTURE
EVALUATION
- ترجمه فارسی مقاله با فرمت ورد (word) با قابلیت ویرایش، بدون آرم سایت ای ترجمه
- ترجمه فارسی مقاله با فرمت pdf، بدون آرم سایت ای ترجمه