یک مدار نمونه گیر و نگهدارنده 14(S/H) بیتی 50ms/s برای ADC لوله ای
ترجمه شده

یک مدار نمونه گیر و نگهدارنده 14(S/H) بیتی 50ms/s برای ADC لوله ای

عنوان فارسی مقاله: یک مدار نمونه گیر و نگهدارنده 14(S/H) بیتی 50ms/s برای ADC لوله ای
عنوان انگلیسی مقاله: A 14-bit 50 MS/s sample-and-hold circuit for pipelined
مجله/کنفرانس: مجله نیمه هادی ها - Journal of Semiconductors
رشته های تحصیلی مرتبط: مهندسی برق و فناوری اطلاعات و ارتباطات
گرایش های تحصیلی مرتبط: مهندسی الکترونیک، مدارهای مجتمع الکترونیک، افزاره های میکرو و نانو الکترونیک و سوئیچ
کلمات کلیدی فارسی: مدار نمونه گیر/ نگهدارنده، ADC لوله ای، OTA بهره تقویت شده، سوئیچ bootstrapped
کلمات کلیدی انگلیسی: sample/hold circuit - pipeline ADC - gain-boosted OTA - bootstrapped switc
شناسه دیجیتال (DOI): https://doi.org/10.1088/1674-4926/35/5/055009
دانشگاه: دانشکده مهندسی اطلاعات الکترونیکی، دانشگاه تیانجین، چین
ناشر: IOP
نوع ارائه مقاله: ژورنال
نوع مقاله: ISI
سال انتشار مقاله: 2014
صفحات مقاله انگلیسی: 7
صفحات ترجمه فارسی: 14
فرمت مقاله انگلیسی: pdf
فرمت ترجمه فارسی: pdf و ورد تایپ شده با قابلیت ویرایش
مشخصات ترجمه: تایپ شده با فونت B Nazanin 14
ترجمه شده از: انگلیسی به فارسی
وضعیت ترجمه: ترجمه شده و آماده دانلود
آیا این مقاله بیس است: خیر
آیا این مقاله مدل مفهومی دارد: ندارد
آیا این مقاله پرسشنامه دارد: ندارد
آیا این مقاله متغیر دارد: ندارد
آیا منابع داخل متن درج یا ترجمه شده است: بله
آیا توضیحات زیر تصاویر و جداول ترجمه شده است: بله
آیا متون داخل تصاویر و جداول ترجمه شده است: خیر
کد محصول: 8560
رفرنس: دارای رفرنس در داخل متن و انتهای مقاله
رفرنس در ترجمه: در داخل متن مقاله درج شده است
ترجمه فارسی فهرست مطالب

چکیده


1.مقدمه


2. توپولوژی مدار S / H


3. طراحی مدار


3.1 طراحی تقویت کننده ترارسانایی عملیاتی


3.2 سوئیچ Double-bootstrapped


4. نتیجه اندازه گیری


5-نتیجه گیری

فهرست انگلیسی مطالب

Abstract


1. Introduction


2. S/H circuit topolog


3. Circuit design


3.1. Operational transconductance amplifier design


3.2. Double-bootstrapped switch


4. The measureme


5. Conclusion

نمونه ترجمه فارسی مقاله

چکیده 


یک مدار نمونه گیر و نگهدارنده (S / H) با کارایی بالا استفاده شده در یک مبدل آنالوگ به دیجیتال لوله ای (ADC) ارائه شده است. معماری flip-around خازنی در این مدار S / H با یک تقویت کننده ی ترا رسانایی عملیاتی فولدد کسکددیفرانسیل بهره تقویت شده جدید استفاده شده است. سوئیچ double-bootstrapped  برای بهبود عملکرد مدار طراحی شده است. این مدار با استفاده از یک پردازش CMOS 0.18MM 1P6M پیاده سازی شده است. نتایج اندازه گیری نشان می دهد که تعداد بیتهای موثر 14.03 بیت، محدوده دینامیکی آزاد کاذب 94.62 دسی بل، سیگنال برای نویز و نسبت اعوجاج 86.28 دسی بل و کل اعوجاج هماهنگ 91.84 – دسی بل برای یک سیگنال ورودی با نسبت نمونه برداری 50MS/s است. یک ADC لوله ای طراحی شده با مدار S / H اجرا شده است.


1. مقدمه


توسعه تکنولوژی ارتباطات بی سیم، محرک اصلی پیشرفت مبدل های آنالوگ به دیجیتال (ADC ها) بوده است. با توجه به مزایای سرعت بالا، دقت بالا ، و مصرف توان کم، ADC لوله ای نقش مهمی در برنامه های ارتباطات بی سیم ایفا می کند. یک نمودار بلوکی ساختار ADC  لوله ای طراحی شده در شکل 1 نشان داده شده است. ADC  لوله ای از یک مدار در مرحله اول، یک flash ADC  4 بیتی در مرحله دوم، هشت مرحله 1.5 بیتی و یک back-end flash ADC   3 بیتی تشکیل شده است. مدارS / H به عنوان اولین مرحله از ADC لوله ای برای جلوگیری از شکاف در طول نمونه برداری سیگنال [1]و برای کاهش بیشتر خطاهای دینامیک به ویژه آنهایی که با سیگنالهای ورودی دامنه بالا رخ می دهند، استفاده شده است. قبل از اینکه سیگنال توسط یک سیستم زمان گسسته پردازش شود، آن باید نمونه برداری و ذخیره شود. مدار S / H تا حد زیادی نیازهای پهنای باند مدار زیر را بر آورده می کند. دقت و سرعت مدار S / H به طور قابل توجهی عملکرد ADC  لوله ای را محدود می کند[2]. بنابراین مدار S / H  باید عملکرد بهتری نسبت به سایر بخش های ADC  لوله ای داشته باشد. مدار S / H پیشنهادی برای دستیابی به 14 بیت  50MS / s  به درخواست یک ADC لوله ای 12 بیتی50MS / s  مورد نیاز است. 

نمونه متن انگلیسی مقاله

Abstract


A high performance sample-and-hold (S/H) circuit used in a pipelined analog-to-digital converter (ADC) is presented. Capacitor flip-around architecture is used in this S/H circuit with a novel gain-boosted differential folded cascode operational transconductance amplifier. A double-bootstrapped switch is designed to improve the performance of the circuit. The circuit is implemented using a 0.18 m 1P6M CMOS process. Measurement results show that the effective number of bits is 14.03 bits, the spurious free dynamic range is 94.62 dB, the signal to noise and distortion ratio is 86.28 dB, and the total harmonic distortion is 91:84 dB for a 5 MHz input signal with 50 MS/s sampling rate. A pipeline ADC with the designed S/H circuit has been implemented.


1. Introduction


The development of wireless communication technology has been a major driver for the progress of analog-to-digital converters (ADCs). Due to the advantages of high speed, high precision, and low power consumption, pipeline ADC is playing an important role in wireless communication applications. A block diagram of the designed pipeline ADC structure is shown in Fig. 1. The pipeline ADC is composed of an S/H circuit in the first stage, a 4-bit flash ADC in the second stage, eight 1.5-bit stages and a 3-bit back-end flash ADC. The S/H circuit as the first stage of the pipeline ADC is used to avoid skewing during signal samplingŒ1 and to reduce most dynamic errors especially those occurring with high frequency input signals. Before a signal is processed by a discrete-time system, it must be sampled and stored. The S/H circuit greatly relaxes bandwidth requirements of the following circuitry. The precision and speed of the S/H circuit critically limit the performance of the pipeline ADCŒ2. So the S/H circuit should have better performance than other parts of the pipeline ADC. The proposed S/H circuit is required to achieve 14-bit 50 MS/s due to the demand of a 12-bit 20 MS/s pipeline ADC

محتوای این محصول:
- اصل مقاله انگلیسی با فرمت pdf
- ترجمه فارسی مقاله با فرمت ورد (word) با قابلیت ویرایش، بدون آرم سایت ای ترجمه
- ترجمه فارسی مقاله با فرمت pdf، بدون آرم سایت ای ترجمه
قیمت محصول: ۱۶,۲۰۰ تومان
خرید محصول
  • اشتراک گذاری در

دیدگاه خود را بنویسید:

تاکنون دیدگاهی برای این نوشته ارسال نشده است

یک مدار نمونه گیر و نگهدارنده 14(S/H) بیتی 50ms/s برای ADC لوله ای
مشاهده خریدهای قبلی
نوشته های مرتبط
مقالات جدید
لوگوی رسانه های برخط

logo-samandehi

پیوندها