چکیده
ترانزیستور بدنه نازک با منبع سیلیسید و با طول گیت 15نانومتر ساخته شده است. مکمل سیلیسید کم مانع ارتباط و مقاومت سری برای کاهش استفاده شد. حداقل طول گیت ترانزیستور را با نشان می دهند و با و می باشد. یک مدل انتقال ساده برازش داده شده با داده های آزمایشی برای بررسی اثرات زنگ اکسید و دوپ شدگی استفاده می شود.
مقدمه
تنها [1] و [2] گیت ترانزیستور بدنه نازک نوید طرح دستگاه برای رژیم با طول گیت 5-50 مانومتر است. یکی از چالش های عمده ، مقاومت زیادی لایه بدنه نازک است. در این مقاله ما یک روش برای کاهش این مقاومت با استفاده از دو مانع منبع سیلیسید / درین : ، و است، شکل 1. در مطالعات قبلی، منبع سیلیسید / MOSFET [3] جریان نشتی بزرگ به نمایش گذاشته اند. استفاده ما از بدنه نازک باعث کاهش نشت می شود. این رابطه همزیستی بین سرکوب نشت توسط ساختار بدنه نازک و مقاومت از نتایج ساختار ظرفیتی منبع سیلیکون / درین در یک فن آوری دستگاه است که می تواند طول گیت 15نانومتر کوچک شود. همچنین یک جایگزین برای رویکرد منبع / درین بالا به عنوان یک روش کلی برای کاهش مقاومت از طرح های بدنه نازک فراهم می کند.
Abstract
Thin-body transistors with silicide source/drains were fabricated with gate-lengths down to 15nm. Complementary low-barrier silicides were used to reduce contact and series resistance. Minimum gate-length transistors with Tox=40Å show PMOS |Idsat|=270µA/µm and NMOS |Idsat|=190µA/µm with Vds=1.5V, |Vg-Vt|=1.2V and, Ion/Ioff>104 . A simple transmission model, fitted to experimental data, is used to investigate effects of oxide scaling and extension doping.
Introduction
The single[1] and double[2] gate thin-body transistors are promising device designs for the 5-50nm gate-length regime. One of their major challenges is the large series resistance of the thin body layer. In this paper we present a method for reducing this resistance with the use of dual low-barrier silicide source/drains: PtSi for PMOS, and ErSi1.7 for NMOS, Fig. 1. In previous studies, bulk-Si silicide source/drain MOSFETs[3] have exhibited large leakage currents. Our use of a thin body reduces leakage by orders of magnitude. This symbiotic relationship between leakage suppression by the thin-body structure and the low series resistance of the silicide source/drain structure results in a promising device technology that can be scaled down to 15nm gate-length. It also provides an alternative to the elevated source/drain approach as a general method for reducing series resistance of thin-body designs.
چکیده
مقدمه
ساخت دستگاه
خواص دستگاه
مدل انتقال
تجزیه و تحلیل / بحث
نتیجه گیری
Abstract
Introduction
Device Fabrication
Device Characterization
Transmission Model
Analysis/Discussion
Conclusion