معماری ALU با پشتیبانی دقت دینامیکی
چکیده
استفاده از دقت محاسباتی می‌تواند بدون از بین بردن دقت و درستی، عملکرد را در بسیاری از کاربردها بطور قابل توجهی بهبود ببخشد. برای این منظور، ما ابتدا معماری واحد حسابی- منطقی نوآورانه (ALU) را ارائه می‌دهیم که از عملیات دقیق و درست دینامیکی در حین کار پشتیبانی می‌کند. معماری پیشنهادی، هر دو ممیز ثابت و شناور ALU ها را مورد هدف قرار می‌دهد، اما در این مقاله ما عمدتاً بر روی مکانیسم کنترل دقیق و اجراهای مربوطه برای افزایشگرها و ضرایب افزایش ممیز ثابت تمرکز می‌کنیم. ما این معماری را بر روی Xilinx Virtex-5 XC5VLX110T FPGAs اجرا کردیم و نتایج نشان می‌دهند که این ناحیه و سربارهای تاخیر بسته به ساختار و پیکره بندی بین 1% تا 24% هستند. این بدین معنا است که در صورت انتخاب درست ساختار و پیکره بندی ALU برای کاربردهای خاص، میزان سربار می‌تواند به حداقل برسد. به عنوان یک مطالعه موردی، ما این معماری را برای بهسازی تکراری آبشاری دوگانه (BCIR) بکار می‌بریم. سرعت 4 برابر در این مطالعه موردی مشاهده می‌شود.
1. مقدمه
در علوم محاسباتی و مهندسی، کاربران مداوما به دنبال حال مسائل چالش برانگیزتری هستند: کامپیوترهای پرسرعتتر با ظرفیت حافظه بزرگتر، آنالیز سیستم‌های بزرگتر، رزولوشن بهتر و / یا شمول فیزیک بیشتری را میسر می‌سازد. برای چند دهه گذشته نمایش استاندارد نقطه شناور، سودآوری و رفتار عددی قابل پیش بینی تری را اما به قیمت غیرعملی بودن آن برای کاربران برای استفاده از دقت عادی میسر ساخته است. معرفی پلتفرمهای محاسباتی که مجدداً قابل پیکره بندی باشند، راه حل شتاب مقرون به صرفه‌ای را برای دانشمندان فراهم می‌آورد که نه تنها دارای توان محاسباتی پردازنده‌های سخت افزاری اختصاص یافته (ASICs و DSPs) است، بلکه دارای انعطاف پذیری نرم افزاری نیز با توجه به قابلیت پیکره بندی مدار و فابریک می‌باشد (13). آرایه‌های دریچه‌ای برنامه پذیر میدانی (FPGAها) که به عنوان پلتفرمهای مستقل یا کمک پردازنده مورد استفاده قرار می‌گیرند، پتانسیل بهبود عملکرد قابل توجهی را نسبت به ریزپردازنده‌ها برای کاربردهای معینی نشان داده‌اند (14). با توسعه سخت افزار FPGA و ابزارهای CAD، توابع محاسباتی ممیز شناور دیگر برای طرح‌های FPGA قابل اجرا نیستند (15). در عوض، شتابگرهای FPGA می‌توانند ریزپردازنده‌های عمومی یا CPUها را در عملیات بسیار دقیق ممیز شناور ( بیشتر از دقت دوبرابر) با توجه به پشتیبانی سخت افزاری داخلی اجرا نمایند. مزیت‌های دیگری که FPGAs نسبت به راه حلهای محاسباتی دیگر دارند عبارتند از توازی ریزدانه، طرح‌های تحمل پذیر در برابر خطا، و پیکره بندیهای دقیق انعطاف پذیر.
Abstract
Exploiting computational precision can improve performance significantly without losing accuracy in many applications. To enable this, we propose an innovative arithmetic logic unit (ALU) architecture that supports true dynamic precision operations on the fly. The proposed architecture targets both fixed-point and floating-point ALUs, but in this paper we focus mainly on the precisioncontrolling mechanism and the corresponding implementations for fixed-point adders and multipliers. We implemented the architecture on Xilinx Virtex-5 XC5VLX110T FPGAs, and the results show that the area and latency overheads are 1% ~ 24% depending on the structure and configuration. This implies the overhead can be minimized if the ALU structure and configuration are chosen carefully for specific applications. As a case study, we apply this architecture to binary cascade iterative refinement (BCIR). 4X speedup is observed in this case study.
I. INTRODUCTION
In computational science and engineering, users continually seek to solve ever more challenging problems: faster computers with bigger memory capacity enable the analysis of larger systems, finer resolution, and/or the inclusion of additional physics. For the past several decades, standardized floatingpoint representations have enabled more predictable numeric behavior and portability, but at the expense of making it impractical for users to exploit customized precision with good performance. The introduction of reconfigurable computing platforms provides scientists with an affordable accelerating solution that not only has the computational power of dedicated hardware processors (ASICs and DSPs), but also the flexibility of software due to the fabric and circuit configurability [13]. Serving as either standalone platforms or coprocessors, field-programmable gate arrays (FPGAs) have shown the potential of significant performance improvement over microprocessors for certain applications [14]. With the development of FPGA hardware and CAD tools, floating-point arithmetic functions are no longer impractical for FPGAs designs [15]. Instead, FPGA accelerators can out-perform general processors or GPUs in very-high-precision floating-point operations (higher than double-precision) due to the native hardware support. Other advantages FPGAs have over other computing solutions include their fine-grained parallelism, fault-tolerant designs, and flexible precision configurations.
چکیده
1. مقدمه
2. کارهای پیشین
A. طرح‌های ALUs
B. کاربردها
3. رویکرد پیشنهادی
A. پشتیبانی دقیق دینامیکی
B. طراحی افزایشگر با پشتیبانی DP
C. طراحی ضریب افزایش با پشتیبانی DP
4. نتایج اجرا و یک مطالعه موردی
5. نتیجه گیری
منابع
Abstract
I. INTRODUCTION
II. PREVIOUS WORK
A. ALUs Designs
B. Applications
III. PROPOSED APPROACH
A. Dynamic precision support
B. Adder Design with DP support
C. Multiplier Design with DP support
IV. IMPREMENTATION RESULTS AND A CASE STUDY
V. CONCLUSION
- ترجمه فارسی مقاله با فرمت ورد (word) با قابلیت ویرایش، بدون آرم سایت ای ترجمه
- ترجمه فارسی مقاله با فرمت pdf، بدون آرم سایت ای ترجمه