مسیریابی قابل پیکربندی مجدد با قابلیت تحمل خطا برای شبکه های درون تراشه ای
چکیده
این مقاله یک مسیریابی قابل پیکربندی مجدد با قابلیت تحمل خطا را برای شبکه های درون تراشه ای (NoC) که در واحدهای سلسله مراتبی سازمان دهی شده اند ارائه می کند. در مواردی چون وجود خطا در لینک ارتباطی یا از کارافتادگی سوئیچ ها، روش پیشنهادی انطباق آنلاین مسیریابی را به صورت محلی در درون هر واحد امکان پذیر می سازد در حالی که آزادی بی وقفه به طور عمومی در شبکه تضمین می شود. نتایج تجربی حاصل از روش پیشنهادی برای یک شبکه 16x 16 افزایش سرعت به میزان تقریبا چهار برابری را برای پیکربندی مجدد مسیریابی در مقایسه با پیشرفته ترین روش نشان می دهد. ارزیابی با استفاده از خطاهای گذرا نشان می دهد که یک واحد اختصاصی با قابلیت پیکربندی مجدد، پیکربندی موفق جداول مسیریابی حتی در شریطی که احتمال خطا بالا است را امکان پذیر می سازد.
1. مقدمه
تغییر مداوم و در حال پیشرفت مقیاس فناوری سبب شده است که افزایش تعداد هسته هایی که قرار است بر روی یک تک تراشه پیادخ سازی شود امکان پذیر شود که نمونه آن ها کمک پردازنده Intel Xeon Phi [11] یا پردازنده چند هسته ای Tile-MX شرکت Tilera [2] است. با توجه به این که این روند تغییر مقیاس ادامه دارد [3]، سیستم های چند هسته ای آینده دارای هزاران هسته بر روی یک تراشه خواهند بود.
افزایش اندازه سیستم های درون تراشه ای چالش جدیدی را به شبکه های درون تراشه ای (NoCs) تحمیل می کند. مکانیزم هایی که در یک NoC پیاده سازی می شوند همانند مسیریابی مبتنی بر جدول ، برای سیستم های کوچک به خوبی کار می کندد اما مقیاس آن ها برای سیستم های بزرگ تر مناسب نیست. یک امکان مقابله با مسائل مقیاس پذیری، معرفی یک ساختار سلسله مراتبی برای NoC ها است. کی NoC دارای ساختار سلسله مراتب با ساخت توپولوژی آن با استفاده از زیرشبکه ها (شبکه های فرعی) یا تفکیک یک توپولوژی داده شده به چندین واحد منطقی قابل دستیابی است. شبکه های فرعی و واحدهای منطقی به مکانیزم های عمومی پیشین اجازه می دهند تا به صورت محلی به کار گرفته شوند و در نتیجه پیچیدگی آن ها را کاهش می دهند. واحدهای منطقی در مقایسه با زیرشبکه ها دارای این مزیت هستند که بدون تغییر توپولوژی موجود قابل به کارگیری هستند. به طور معمولی، نودهای شبکه (سوئیچ + هسته ) در یک واحد منطقی گروه بندی می شوند البته در صورتی که آن ها بخشی از یک کار (وظیفه) یکسان باشند و یک ارتباط فضایی را به اشتراک بگذارند.
Abstract
This paper presents a reconfigurable fault tolerant routing for Networks-on-Chip organized into hierarchical units. In case of link faults or failure of switches, the proposed approach enables the online adaptation of routing locally within each unit while deadlock freedom is globally ensured in the network. Experimental results of our approach for a 16 × 16 network show a speedup by a factor of almost four for routing reconfiguration compared to the state-of-the-art approach. Evaluation with transient faults shows that a dedicated reconfiguration unit enables successful reconfiguration of routing tables even in case of high error probabilities.
1. Introduction
The ongoing technology scaling allows an increasing number of cores to be implemented on a single chip, e.g. Intel’s Xeon Phi Coprocessor [1] or Tilera’s Tile-MX multicore processor [2]. As this scaling trend continues [3], future multiprocessor systems will feature hundreds of cores on a single chip.
The increasing size of on-chip systems poses a new challenge to Networks-on-Chip (NoCs). Mechanisms implemented in an NoC, such as table-based routing, work well for small systems but do not scale for bigger systems. A possibility to cope with scalability problems is the introduction of a hierarchical structure to NoCs. A hierarchical NoC can be obtained by constructing its topology using subnetworks or by segmenting a given topology into logical units. Both subnetworks and logical units enable formerly global mechanisms to be applied locally thus reducing their complexity. Compared to subnetworks, logical units have the advantage that they can be applied without changing an existing topology. Typically, network nodes (switch + core) are grouped into a logical unit if they are part of the same task and share a spatial relation. The downside of technology scaling is the increased probability of occurrence of permanent faults in an NoC due to manufacturing inaccuracies [4] or wear-out effects such as electromigration [5] that emerge during system operation. The failure of links or switches due to permanent faults results in an altered network topology. In such a case, static routing can no longer maintain connectivity between system components. For this reason, it is crucial that the routing is adapted to the new network situation to enable packets to circumvent faulty components.
چکیده
1. مقدمه
2. کارهای مرتبط
3. مقدمات
3-1 توپولوژی NoC
3-2 مسیریابی بالا/ پایین
4. مفهوم شبکه سلسله مراتبی
5. مسیریابی سلسله مراتبی
5-1 محاسبه مسیریابی
6. فرآیند پیکربندی مجدد مسیریابی
6-1 اطلاع رسانی درباره اطلاعات خطا
6-2 محاسبه مجدد مسیریابی
6-3 پیکربندی مجدد جدول مسیریابی
7. ارزیابی
7-1 سربار پیاده سازی
7-2 عملکرد مسیریابی
7-3 عملکرد پیکربندی مجدد
8. نتیجه گیری
منابع
Abstract
1. Introduction
2. Related work
3. Preliminaries
3.1. NoC topology
3.2. Up/Down routing
4. Hierarchical network concept
5. Hierarchical routing
5.1. Routing calculation
6. Routing reconfiguration process
6.1. Communicating fault information
6.2. Routing recalculation
6.3. Routing table reconfiguration
7. Evaluation
7.1. Implementation overhead
7.2. Routing performance
7.3. Reconfiguration performance
8. Conclusion
- ترجمه فارسی مقاله با فرمت ورد (word) با قابلیت ویرایش، بدون آرم سایت ای ترجمه
- ترجمه فارسی مقاله با فرمت pdf، بدون آرم سایت ای ترجمه