چکیده
ما در این مقاله یک مدل فشرده برای ترانزیستور های تاثیر میدان تونلی (TFET) را ارائه کرده ایم، که تخمین کانال های مختلف را ترکیب میکند. بار کلی برای جریان تخلیه ، با استفاده از مجموع وزن دار بار تونلی و بار اکسید برای ناحیه ی همپوشانی گیت بر روی سورس، توصیف شده است. برای به دست آوردن مدل فشرده ی TFET برای شبیه سازی مدار هایی که در تمام منطقه های ولتاژی فعالیت میکند، جریان عملیاتی تحت این ولتاژ گیت به سورس و شرایط ولتاژ درین به سورس در این مطالعه در نظر گرفته شده است. Verilog ، که یک توصیف برای مدل پیشنهاد شده ی ما است، در یک شبیه ساز مدار اجرا شده است. پارامتر های مدل برای ساختار های متداول TFET ، با مقایسه ی نتایج شبیه سازی های دو بعدی TCAD ، به دست آمده است. بعد از تایید این شبیه سازی ها در سطح ترانزیستور، شبیه سازی های سطح مدار با نوسان کننده ی حلقه ای 81 مرحله ای با استفاده از مدل ما، انجام میشود.
1. مقدمه
ترانزیستور های اثر میدان تونلی (TFET ها) در ساختار دستگاه ها برای مدار های فوق کم توان بسیار مفید میباشند. اتصال های تونلی p-n در ناحیه ی هم پوشانی گیت به سورس موجب نوسان های شدید زیر آستانه (S.S.) با کمتر از 60mV در هر ده دوره ، میشود. به دلیل روند ساخت سیلیکن (Si)- TFET ها با MOSFET های متداول کاملا سازگار هستند و انتظار میرود که از این ترانزیستور ها در دستگاه های کم توان Si-CMOS استفاده کرد. اما، مشخصات مدار با استفاده از این قطعات هنوز به صورت کامل درک نشده است زیرا ساختار ها و عملیات TFET ها نسبت به MOSFET های متفاوت میباشد. ازین رو، هنوز مشکلات مختلفی در مورد طراحی مدار های TFET مورد بررسی قرار گیرد، مانند عملیات های تعاملی گیت عبوری در SRAM ها ، همبستگی بین عملیات مدار و مشخصه های دستگاه مانند S.S. و ولتاژ آستانه (Vth)، تاثیر بدنه برای مدار های فشرده، و تغییرات در الگو های کم ولتاژ. برای تحلیل کردن عملکرد مدار با استفاده از TFET ها ، مدل های تحلیل مختلف در این زمینه ارائه شده است.
Abstract
We proposed a compact model for tunneling field effect transistors (TFETs), which combines BSIM4. Our proposed model for tunneling current is based on a drift-diffusion model under the gradual-channel approximation. The total charge for the drain current has been described by a weighted sum of the tunneling charge and the oxide charge for gate-to-source overlap region. In order to obtain TFETs compact model for circuit simulation that operates in every voltage region, the operating current under the various gate-to-source voltage and drain-to-source voltage conditions are considered. Verilog-A description for our proposed model are implemented in the circuit simulator. Model parameters are extracted for conventional TFETs structure by comparing with in-house 2-D TCAD simulation results. After the transistor-level verification, the circuit-level simulation of 81-stage ring-oscillator using our proposed model has been performed.
I. INTRODUCTION
Tunneling field effect transistors (TFETs) are promising device structures for an ultra-low power circuits application [1]–[3]. The tunneling p-n junction in the gate-tosource overlap region leads to the steep subthreshold swing (S.S.) less than 60mV/decade [4]–[6]. Since the fabrication processes of Silicon (Si)-TFETs are compatible with conventional MOSFETs [7], it is expected to be the post Si-CMOS devices for low power technology. However, the circuit characteristics have not been understood yet, because the device structures and the operations of TFETs are different from that of MOSFETs [8]. Therefore, there are still some problems to be solved for the circuit design with TFETs, such as an interactive operation of the pass gate in SRAM [9], a correlation between the circuit operations and the device characteristics such as S.S and the threshold voltage (Vth), the body effect for staked circuits, and the variability in low voltage regime. In order to analyze the circuit performance using TFETs, few analytical models had been proposed [10]–[12].
چکیده
1. مقدمه
2. مدل سازی دستگاه
الف) مدل MOSFET
ب) مدل سازی های TFET
3. ارزیابی مدل
4. جمع بندی
ABSTRACT
I. INTRODUCTION
II. DEVICE MODELING
A. MOSFET MODEL
B. TFET MODEL
III. MODEL EVALUATION
IV. CONCLUSION