طراحی اتاقک هگزادسیمال افزاینده علامت دار و بدون علامت صرفه جو در مصرف انرژی
ترجمه نشده

طراحی اتاقک هگزادسیمال افزاینده علامت دار و بدون علامت صرفه جو در مصرف انرژی

عنوان فارسی مقاله: طراحی اتاقک هگزادسیمال افزاینده علامت دار و بدون علامت صرفه جو در مصرف انرژی
عنوان انگلیسی مقاله: Energy efficient signed and unsigned radix 16 booth multiplier design
مجله/کنفرانس: کامپیوترها و مهندسی برق - Computers & Electrical Engineering
رشته های تحصیلی مرتبط: مهندسی برق
گرایش های تحصیلی مرتبط: برق قدرت
کلمات کلیدی فارسی: رمزگذار اتاقک هگزادسیمال، افزاینده علامت دار، افزاینده بدون علامت و انرژی
کلمات کلیدی انگلیسی: Radix-16 booth encoder، Signed multiplier، Unsigned multiplier and energy
نوع نگارش مقاله: مقاله پژوهشی (Research Article)
شناسه دیجیتال (DOI): https://doi.org/10.1016/j.compeleceng.2020.106892
دانشگاه: Gayatri Vidya Parishad College of Engineering
صفحات مقاله انگلیسی: 8
ناشر: الزویر - Elsevier
نوع ارائه مقاله: ژورنال
نوع مقاله: ISI
سال انتشار مقاله: 2021
ایمپکت فاکتور: 2.663 در سال 2019
شاخص H_index: 55 در سال 2019
شاخص SJR: 0.579 در سال 2019
شناسه ISSN: 0045-7906
شاخص Quartile (چارک): Q1 در سال 2019
فرمت مقاله انگلیسی: PDF
وضعیت ترجمه: ترجمه نشده است
قیمت مقاله انگلیسی: رایگان
آیا این مقاله بیس است: خیر
آیا این مقاله مدل مفهومی دارد: دارد
آیا این مقاله پرسشنامه دارد: ندارد
آیا این مقاله متغیر دارد: دارد
کد محصول: E15276
رفرنس: دارای رفرنس در داخل متن و انتهای مقاله
فهرست مطالب (ترجمه)

خلاصه

کلید واژه ها

1. مقدمه

2. کار مرتبط

3. پیشینه

4. اتاقک هگزادسیمال افزاینده پیشنهادی

5. نتایج و بحث ها

6. نتیجه گیری

بیانیه تألیف

اعلامیه منافع رقابتی

منابع

فهرست مطالب (انگلیسی)

Abstract

Keywords

1. Introduction

2. Related work

3. Background

4. Proposed radix-16 based booth multiplier

5. Results and discussions

6. Conclusion

Authorship statement

Declaration of Competing Interest

References

بخشی از مقاله (انگلیسی)

ABSTRACT

Low power multiplier unit design is one of Digital Signal Processing (DSP) processors’ requirements to meet the growing demands. Though the higher radix Booth multiplier shows the marginal decrease in the power, the generation of hard multiples in the generation unit becomes the bottleneck in implementing the multiplier unit. This paper proposes an energy-efficient radix- 16 Booth multiplier design for combined, signed/unsigned numbers. This paper optimizes the partial product generation unit by (π/r - 1) (where nrepresents input bit size, and rrepresents radix). As a result, delay and energy reduce significantly. The proposed 16-bit non-pipelined multiplier energy improved by 27.06%, 4.35%, and 27.79%, and the pipelined multiplier is improved by 25.74%, 31.30%, and 28.42%for signed, unsigned, and combined radix-16 designs respectively.